PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-046878

(43) Date of publication of application: 14.02.2003

(51) Int. CI.

HO4N 5/335 H01L 27/148

(21) Application number: 2001-230424 (71) Applicant: SONY CORP

(22) Date of filing:


30. 07. 2001

(72) Inventor: YOSHIHARA RYUICHI

(54) TIMING SIGNAL GENERATOR

(57) Abstract:

PROBLEM TO BE SOLVED: To enable supply of various kinds of signals to plural kinds of CCDs different in number of picture elements, and facilitate coping with each kind of CCD. SOLUTION: This timing generator 10 provided with an SG pulse decoder 36 for producing a charge reading pulse SG; a vertical transfer pulse decoder 39 for producing vertical transfer pulses V1-V3; a horizontal transfer pulse producing part 32 for producing horizontal transfer pulses H1, H2, a CPOB pulse decoder 38 for producing a clamp pulse CPOB, a counter 33 for counting basic clocks CL, and a setting table 41 which stores counting values showing the timing of a starting edge and an ending edge of each of the pluses for every picture element size of the CCD. A setting value in the setting table 41 is subjected to switching and setting, corresponding to the



kind of the CCD to which the generator 10 is applied. Setting values showing the timing of the starting edge and the ending edge of the clamp pulse CPOB, and the starting edge of the charge reading pulse SG are common irrespectively of the kind of CCD.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration [Date of final disposal for application] [Patent number]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-46878

(P2003-46878A)

(43)公開日 平成15年2月14日(2003.2.14)

(51) Int.CL'		識別記号	FΙ	
H04N	6/335		H04N	5/335

4M118 5 C 0 2 4

テーマコード(参考)

H01L 27/148 HO1L 27/14

審査翻求 未翻求 請求項の数3 OL (全 14 頁)

(21)出廠番号	特篇2001 230424(P2001 230424)	(71)出顧人 000002185
forth Dieser is	19 (ソニー株式会社
(22)出廣日	平成13年7月30日(2001.7.30)	東京都品川区北品川6丁自7番35号
	•	(72)発明者 吉原 龍一
		東京都品川区北島川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 100067738
		井理士 小池 晃 (外2名)
		アターム(参考) 4H118 AAO4 AA10 ABO1 BA13 CAO2
		D820 FA06
		50024 GY01 HX02 HX09 HX12 HX13
	·	BIXL5 HX32 HX33 BIX37 HX38
		HX50 HX51 HX56


(54)【発明の名称】 タイミング信号発生装置

(57)【要約】

【課題】 画素数の異なる複数種類のCCDに対して各 種タイミング信号を供給することができ、また、各種類 のCCDへの対応を容易にする。

【解決手段】 タイミング発生器10は、電荷読み出しパ ルスSCを生成するSCパルスデコーダ36と、垂直転送パル ス٧1~٧3を生成する垂直転送パルスデコーダ39と、水平 転送バルスHL、H2を生成する水平転送バルス生成部 32 と、クランプバルスCPOBを生成するCPOBパルスデコーダ

38と 基本クロックCLをカウントするカウンタ33と、上 記者バルスの開始エッジ及び終了エッジのタイミングを 示すカウント値をCCDの画素サイズ毎に格納している 設定テーブル41とを備える。設定テーブル41内の設定値 は、本発生器10が適用されるCCDの種類に応じて切り 換え設定がされる。また、クランプパルスCPOBの開始エ ッジ及び終了エッジ並びに電荷読み出しパルス500開始 エッジのタイミングを示す設定値は、CCDの種類に関 わらず共通値とされている。



1

ŀ

ı

【論求項1】 水平垂直方向に二次元配列され、入力光 を電荷に変換する複数のフォトセンサと、

上記フォトセンサの垂直方向の配列数に対応した数の内 部レジスタからなり、各上記内部レジスタに対して対応 するフォトセンサから電荷が転送され、その電荷を垂直 方向に1画素ずつ順次転送する、上記フォトセンサの水 平方向の配列数に対応した数の垂直電荷転送部と、

上記フォトセンサの水平方向の配列数に対応した数の内 部レジスタからなり、対応する位置の上記垂直電荷転送 10 部の垂直方向の終端部分の内部レジスタの電荷が各上記 内部レジスタに対して転送され、その電荷を水平方向に 1 画素ずつ順欠転送する水平電荷転送部とを備えた固体 **撮像素子に対するタイミング信号、並びに、この固体撮** 像素子から読み出された画像信号の信号処理装置に対す るタイミング信号を発生するタイミング信号発生装置に

上記フォトセンサの電荷を上記垂直電荷転送部の各内部 レジスタに転送するための駆動信号である電荷読み出し パルスを生成する電荷読み出しパルス生成部と、

上記垂直電荷転送部の各内部レジスタの電荷を垂直方向 に1画素ずつ転送するとともに、上記垂直電荷転送部の 終端部分の内部レジスタの電荷を上記水平電荷転送部の 内部レジスタに転送するための駆動信号である垂直転送 パルスを生成する垂直転送パルス生成部と、

上記水平電荷転送部の各内部レジスタの電荷を水平方向 に「画素ずつ転送するための駆動信号である水平転送バ ルスを生成する水平転送パルス生成部と、

入力光が遮蔽された状態のフォトセンサの画素の位置を 像信号に対するクランプ処理の基準画素の位置となるタ イミングを示すクランプパルスを生成するクランプパル ス生成部と.

上記固体提像素子の水平電荷転送部の終端部分の内部レ ジスタから1画素毎で電荷量を読み出す際における読み 出し速度に応じて設定された基本クロックが入力され、 この基本クロックをカウントするカウンタと、

上記電筒読み出しパルスの開始エッジ及び終了エッジの タイミングを示す上記カウンタのカウント値、上記垂直 転送バルスの開始エッジ及び終了エッジのタイミングを 40 示す上記カウンタのカウント値、上記水平転送バルスの 発生開始位置及び発生終了位置のタイミングを示す上記 カウンタのカウント値、上記クランプバルスの開始エッ ジ及び終了エッジのタイミングを示すカウンタのカウン ト値が、当該装置の制御対象となる固体撮像装置の種類 毎に設定された設定テーブルとを備え、

上記垂直転送バルス発生部、上記電荷読み出しバルス生 成部及び上記クランプパルス生成部は、制御対象となる 固体撮像装置の種類に応じて上記カウント値を切り換え 設定し、設定された上記カウント値を参照して各パルス 50 ージセンサ等に必要とされるタイミング信号は、そのC

の開始エッジ及び終了エッジを制御し、

上記水平転送パルス生成部は、上記基本クロックに同期 した周波数のバルスを発生するとともに、制御対象とな る固体撮像装置の種類に応じて上記カウント値を切り換 え設定し、設定された上記カウント値を参照してバルス の発生開始位置及び終了位置を制御することを特徴とす るタイミング信号発生装置。

【請求項2】 上設定テーブルには、上記クランプバル スの開始エッジ及び終了位エッジのタイミングを示すカ ウント値、並びに、上記電荷読み出しバルスの開始エッ ジのタイミングを示すカウント値が、固体撮像素子の種 領に関わらず、同一として設定されていることを特徴と する論求項1記載のタイミング信号発生装置。

【請求項3】 上記クランプパルスの開始エッジ及び終 了エッジのタイミングを示すカウント値は、本タイミン グ信号発生装置からタイミングを制御される全種類の固 体操像素子に対して共通に設定され、その設定位置が水 平ライン中の入力光が遮蔽されたフォトセンサの位置の 共通範囲とされており、

上記電荷読み出しパルスの開始エッジを示すカウント値 20 は、垂直同期信号から一定数の水平同期パルスが発生し た後であって、その水平同期パルスから一定数後のカウ ント値とされていることを特徴とする請求項2記載のタ イミング信号発生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CCD (Change Co upled Device) イメージセンサに必要なタイミング信 号、並びに、CCDイメージセンサから出力された画像 示すタイミングであって固体機像素子から出力された画 30 信号を処理する際に必要なタイミング信号を発生するタ イミング信号発生装置に関するものである。

[0002]

【従来の技術】従来より、CCDイメージセンサ、この CCDイメージセンサから読み出された画像信号を処理 する信号処理回路に対して、各種のタイミング信号を供 始するタイミング信号発生装置が知られている。

【0003】このようなタイミング信号発生装置は、例 えば、フォトレジスタから垂直転送レジスタへの電荷転 送タイミングを示す電荷読み出しパルス、フォトレジス 夕内の残存電荷を掃き捨てるタイミングを示す電荷掃き 捨てバルス、垂直転送レジスタを駆動するタイミングを 示す垂直転送パルス、水平転送レジスタを駆動するタイ ミングを示す水平転送パルス、相関二重サンプリングの 為のサンプリングタイミングを示すサンプリングバル ス、クランプ処理に用いられる黒レベルタイミングを示 すクランプパルス、映像同期信号等の各種のタイミング 信号を発生する。

[0004]

【発明が解決しようとする課題】ところで、CCDイメ

CDイメージセンサの画素サイズ等によって、発生タイ ミングが異なる。例えば、画案サイズの規格として、例 えば、VGA (Video Graphics Array)、SVGA (Su per VCA) . XGA (extended Graphics Array) . SX GA (Super XCA) といったものがあるが、それぞれの 規格によって必要とされるタイミングは異なる。

【0005】そのため、これまではCCDイメージセン サの画像サイズ等毎に、それぞれタイミング信号発生装 置を作成しなければならなかった。

たものであり、画案数の異なる複数種類の固体撮像案子 に対して各種タイミング信号を供給することができ、ま た、
各種類の固体操像素子への対応を容易に行うことが できるタイミング信号発生装置を提供することを目的と する。

[0007]

【課題を解決するための手段】本発明にかかるタイミン グ信号発生装置は、水平垂直方向に二次元配列され、入 力光を電荷に変換する複数のフォトセンサと、上記フォ タからなり、各上記内部レジスタに対して対応するフォ トセンサから電荷が転送され、その電荷を垂直方向に1 画素ずつ順次転送する、上記フォトセンサの水平方向の 配列数に対応した数の垂直電荷転送部と、上記フォトセ ンサの水平方向の配列数に対応した数の内部レジスタか ちなり、対応する位置の上記垂直電荷転送部の垂直方向 の終端部分の内部レジスタの電荷が各上記内部レジスタ に対して転送され、その電荷を水平方向に1 画素ずつ順 次転送する水平電荷転送部とを備えた固体撮像素子に対 み出された画像信号の信号処理装置に対するタイミング 信号を発生する。

【0008】さらに、本タイミング信号発生装置は、上 記フォトセンサの電荷を上記垂直電荷転送部の各内部レ シスタに転送するための駆動信号である電荷読み出しパ ルスを生成する電荷読み出しパルス生成部と、上記垂直 電荷転送部の各内部レジスタの電荷を垂直方向に1画素 ずつ転送するとともに、上記垂直電荷転送部の終端部分 の内部レジスタの電荷を上記水平電荷転送部の内部レジ 生成する垂直転送パルス生成部と、上記水平電荷転送部 の各内部レジスタの電荷を水平方向に1画素ずつ転送す るための駆動信号である水平転送パルスを生成する水平 転送バルス生成部と、入力光が遮蔽された状態のフォト センサの画素の位置を示すタイミングであって固体撮像 素子から出力された画像信号に対するクランフ処理の基 運画素の位置となるタイミングを示すクランプパルスを 生成するクランプパルス生成部と、上記固体撮像素子の 水平電荷転送部の終端部分の内部レジスタから1画素毎

定された基本クロックが入力され、この基本クロックを カウントするカウンタと、上記電荷読み出しパルスの開 始エッジ及び終了エッジのタイミングを示す上記カウン タのカウント値、上記垂直転送パルスの開始エッジ及び 終了エッジのタイミングを示す上記カウンタのカウント 値、上記水平転送バルスの発生開始位置及び発生終了位 置のタイミングを示す上記カウンタのカウント値、上記 クランプパルスの開始エッジ及び終了エッジのタイミン グを示すカウンタのカウント値が、当該装置の制御対象 【0006】本発明は、このような実情を鑑みてなされ 10 となる固体撮像装置の種類毎に設定された設定テーブル とを備える。

【0009】上記タイミング信号発生装置の上記垂直転 送バルス発生部、上記電荷読み出しバルス生成部及び上 記クランプパルス生成部は、制御対象となる固体操像装 置の種類に応じて上記カウント値を切り換え設定し、設 定された上記カウント値を参照して各バルスの開始エッ シ及び終了エッジを制御し、上記水平転送パルス生成部 は、上記基本クロックに同期した周波数のパルスを発生 するとともに、制御対象となる固体撮像装置の種類に応 トセンサの垂直方向の配列数に対応した数の内部レジス 20 じて上記カウント値を切り換え設定し、設定された上記 カウント値を参照してパルスの発生開始位置及び終了位 層を制御する。

> 【0010】上記タイミング信号発生装置では、基本ク ロックのカウント値に基づき各種タイミング信号が制御 され、このカウント値が制御対象となる固体撮像装置毎 に切り換え設定される。

【()() 1 1 】また、本発明にかかるタイミング信号発生 装置は、上記クランプパルスの開始エッジ及び終了位エ ッジを示すカウント値、並びに、上記電荷読み出しパル するタイミング信号、並びに、この固体撮像素子から読 30 スの開始エッジを示すカウント値が、固体撮像素子の種 類に関わらず、同一として上記設定テーブルに設定され ている。

[0012]

【発明の実施の形態】本発明の実施の形態として、CC Dイメージセンサを用いたデジタルカメラ装置に適用さ れるタイミング信号発生器について説明をする。本実施 の形態のタイミング発生装置は、CCDイメージセンサ 並びにその後段の信号処理回路に必要となる各種のタイ ミング信号を発生するものである。さらに、このタイミ スタに転送するための駆動信号である垂直転送パルスを 40 ング信号発生器は、画素サイズの異なる複数種類のCC Dイメージセンサに対応が可能である。すなわち、画像 信号の画素サイズの仕様が異なる複数種類のデジタルカ メラ装置に対して、共通部品として用いることができ る。 とこでは、 VGA (640×480ドット)、 SV GA (800×600FyF), XGA (1024×7 68 Fyl). SXGA (1280×1024 Fyl) の4種類の画素サイズのCCDイメージセンサに対応可 能なタイミング信号発生器について説明をする。

【りり13】まず、デジタルカメラ装置の全体構成につ で電荷量を読み出す際における読み出し速度に応じて設 50 いて説明をする。図1に、ビデオカメラ装置1のブロッ

ク構成図を示す。

į

【0014】ビデオカメラ装置1は、撮像レンズ2と、 CCD固体撮像素子 (CCDイメージセンサ) 3と、C DS (Correlated Double Sampling) 回路4と、アナロ グ信号処理回路5と、アナログ/デジタル変換回路(A /Dコンバータ) 6と、デジタル信号処理回路7と、タ イミング信号発生器10とを備えている。

【0015】ビデオカメラ装置1によって撮影を行う と、被写体からの光が撮像レンズ2に入射される。撮像 レンズ2からの光は、CCDイメージセンサ3に入射さ 10 ート15とを有している。 れ、CCDイメージセンサ3はその光を電気信号に変換 し出力する。CCDイメージセンサ3から出力された信 号は、CDS回路4に供給される。CDS回路4は、入 力信号に対して祖関二章サンプリング処理を施し、アナ ログ映像信号を生成する。このアナログ映像信号は、ア ナログ信号処理回路5に供給される。アナログ信号処理 回路5は、アナログ映像信号を所定のレベルに増幅し、 クランプ処理。白/黒バランス調整。白/黒シェーディ ング補正、フレア補正などの各種アナログ信号処理を行 う、アナログ信号処理回路5から出力されたアナログ映 20 ことができる。なお、フォトセンサ11の配列の方式 像信号は、A/Dコンバータ6に供給される。A/Dコ ンバータ6は、アナログの映像信号を所定のサンプリン グレートでサンプリングして、デジタルの映像信号に変 換する。A/Dコンバータ6から出力されたデジタル映 像信号は、デジタル信号処理回路でに供給される。デジ タル信号処理回路7は、例えば、ニー処理、ガンで補正 処理、白/黒クリップ処理等のデジタル処理を行い、処 理したデータを、例えば、デジタルビデオデータとして 出力する。

ージセンサ3の駆動に必要となる電荷読み出しバルスS G、電荷掃き捨てパルスSUB、垂直転送パルスV1~ V3、水平転送バルスH1、H2, RG、CDS回路4 の祖関二重サンプリングタイミングを示す2つの祖関二 重サンプリングバルスSHP, SHD. 撮影した画像信 号の同期信号SYNC、垂直同期パルスVD、水平同期 パルスHD、アナログ信号処理回路5でのクランブ処理 用の黒レベル位置を示すクランプパルスCPOBを発生 する。電荷読み出しパルスSG、電荷掃き捨てパルスS 1. H2は、CCDイメージセンサ3に供給される。相 関二重サンプリングパルスSHP, SHDは、SDS回 路4に供給される。クランプパルスCPOBは、アナロ グ信号処理回路5内のクランブ回路に供給される。同期 信号SYNC、水平同期バルスVD、水平同期バルスH Dは、アナログ信号処理回路5及びデジタル信号処理回 路7に供給される。

【りり17】つぎに、CCDイメージセンサ3の回路構 成例とその動作タイミングについて説明する。

【0018】CCDイメージセンサ3としては、例え

ば、いわゆるインタライントランスファ型のCCDイメ ージセンサが用いられる。図2に、インタライントラン スファ型のCCDイメージセンサの一般的な回路構成例 を示す。

【0019】インタライン型のCCDイメージセンサ は、図2に示すように、m×n個のフォトセンサ11 (11-(1,1)~11-(m,n)))と、m本の 垂直転送レジスタ12 (12-1~12-m)と、水平 転送レジスタ13と、出力ドライバ14と、リセットゲ

【0020】各フォトセンサ11(11-(1、1)~ 11-(in, n)))は、水平方向がm個×垂直方向が n個(m×n)のマトリクス状に2次元配列されて設け られている。フォトセンサ 1 1 により形成されたマトリ クス状の領域には、レンズ2から撮像する画角内の入力 光が照射される。各フォトセンサ11は、撮像領域の画 角内における各画素位置での入力光を電荷量に変換す る。すなわら、これらの各フォトセンサ11により、m ×11 画素から構成された1 画面分の画像信号を生成する は、図2に示すような直交配列でもよいし、千鳥格子状 に配列してもよい。また、水平、垂直方向のセンサ数 は、CCDイメージセンサ自体の画素サイズの仕様によ り異なる。

【0021】各垂直転送レジスタ12(12-1~12 -m)は、少なくともフォトセンサ11の垂直方向の配 列数 (n個) の電荷蓄積及び転送用の内部レジスタから 構成されている。これらの内部レジスタは、上記二次元 配列における垂直方向に直列に配列されており、これら 【0016】タイミング信号発生器 10は、CCDイメ 30 の内部レジスタが自己が蓄積している電荷を垂直方向に 順番に次の内部レジスタへ転送していく。また、各垂直 転送レジスタ12は、フォトセンサとフォトセンサとの 水平方向の間に配置される。すなわち、垂直転送レジス タ12とフォトセンサ11とは、水平方向に交互に配置 されることとなる。さらに、各垂直レジスタ12の各内 部レジスタには、対応する隣接配置されたフォトセンサ 11に蓄積されている電荷が、同時に転送される。従っ て、このin本の垂直転送レジスタ12は、マトリクス状 に配列されたフォトセンサー1に蓄積された1画面分の UB、垂直転送パルスVi~V3及び水平転送パルスH 40 電荷を、垂直方向に並列に転送することとなる。なお、 垂直転送レジスタ12の形成領域は、外部からの入射光 は照射されないように遮光されている。

【0022】水平転送レジスタ13は、少なくともフォ トセンサIIの水平方向の配列数(m個)の電荷蓄積及 び転送用の内部レジスタから構成されている。これらの 内部レジスタは、上記二次元配列における水平方向に直 列に配列されており、自己が蓄積している電荷を垂直方 向に順番に次の内部レジスタへ転送していく。また、水 平転送レジスタ13の各内部レジスタには、各垂直転送 50 レジスタ12の終端の内部レジスタに蓄積されている電 筒が、対応する位置の各内部レジスタに転送され。従って、水平転送レジスタ13は、マトリクス状に配列されたフォトセンサ11に蓄積された1画面分の電荷を、1水平ライン毎に、水平方向に転送することとなる。

【0023】出力ドライバ14は、水平転送レジスタ13の終端の内部レジスタに蓄積されている電荷量を電圧値に変換して外部に出力する。従って、この出力ドライバ14は、マトリクス状に配列されたフォトセンサ11に蓄積された1画面分の電荷量を、1画素ずつ順番に電圧値に変換して、外部に出力することとなる。

【0024】リセットゲート15は、水平転送レジスタ13の終端の内部レジスタへ、所定の電位(ここではVDD)を所定時間印可し、終端の内部レジスタに蓄積された電荷に一定量の基準電荷を加算(或いは減算)する。なお、後段のCDS回路4には、一画素に対して、この基準電荷量が加算された画素電圧出力と、基準電荷量が加算されていない画素電圧出力とが、上記出力ドライバ14から供給される。すなわち、出力ドライバ14は、一画素に対して2個の出力値を出力する。CDS回路4は、これらの2つの出力値を用いて相関二重サンプ20リングを行い、オフセットノイズを除去した画素データを生成する。

【0025】ここで、各フォトセンサ11から各垂直転送レジスタ12の各内部レジスタへの電荷の転送タイミングは、タイミング信号発生器10から供給される電荷読み出しパルスSGにより制御される。すなわち、この電荷読み出しパルスSGがCCDイメージセンサに供給されると、1画面内の全画素分の電荷が、垂直転送レジスタ12へ転送されることとなる。

【0026】また、垂直転送レジスタ12の垂直方向の電荷転送タイミングは、タイミング信号発生器10から供給される垂直転送パルスV1~V3により制御される。ここでは、いわゆる3相の垂直転送パルスを用いた方式で、垂直転送レジスタ12内の電荷が垂直方向に1個素分転送される。なお、垂直転送レジスタ12の終端に蓄積されている1水平ライン分の電荷は、この垂直転送パルスV1~V3のタイミングで、水平転送レジスタ13の各内部レジスタに転送される。

【0027】また、水平転送レジスタ13の水平方向の電荷転送タイミングは、タイミング信号発生器10から 40供給される水平転送パルスH1、H2により制御される。ここでは、いわゆる2祖の水平転送パルスを用いた方式で、水平転送レジスタ13内の電荷が水平方向に1 画素分転送される。

【0028】また、リセットゲート15のリセットタイミングは、タイミング信号発生器10から供給されるリセットゲートパルスRGにより制御される。

【10029】また、各フォトセンサ11内に残存している電荷は、電荷掃き捨てバルスSUBにより吐き出される。

【0030】以上のようなインタライントランスファ型のCCDイメージセンサは、上記の各タイミング信号に基づき次のような動作をする。

【0031】各フォトセンサ11内に蓄積された電荷は、電荷読み出しパルスSGのタイミングで、垂直転送レジスタ12へ転送される。この電荷読み出しパルスSGは、1フレーム(例えば、1/30秒や1/25秒)に1回発生される。すなわち、電荷読み出しパルスSGは、1垂直同期パルスVDにつき一回発生されることと10 なる。

【0032】続いて、垂直転送レジスタ12に転送された電荷は、垂直転送パルスV1~V3のタイミングで、垂直方向に1回素ずつ転送される。この垂直転送パルスV1~V3は、1水平同期期間に1回発生される。すなわち、垂直転送パルスV1~V3は、1水平同期パルスHDにつき一回発生されることとなる。つまり、1画面分の電荷のうちの1水平ライン分の電荷が、水平同期パルスHD毎に、水平転送レジスタ13へ転送されることとなる。

【0033】このようにして水平転送レジスタ13に転送された電荷は、水平転送バルスH1. H2のタイミングで、水平方向に1画素ずつ転送される。この水平転送パルスH1, H2は、1水平同期期間内で、1水平ライン分の電荷が全て読み出されるように発生される。なお、垂直転送レジスタ12から水平転送レジスタ13への電荷転送期間中にはこの水平転送パルスH1. H2は停止される。そのため、水平転送パルスH1. H2は、水平同期パルスHDの1発生周期内に、1水平ライン分の電荷が水平方向に全て転送され、且つ、垂直方向にも転送されるような速度に設定される必要がある。

【0034】そして、水平転送レジスタ13の最終端の内部レジスタの電荷は、出力ドライバ14から出力され、CDS回路14へ供給される。このとき、CDS回路14は、タイミング信号発生器10から供給された相関二重サンプリングバルスSHP、SHDのタイミングで、リセットゲートバルスRGによりリセットされた出力電圧と、リセットされていない出力電圧とを読み出す。つまり、CDS回路14は、1画素に対して、2回読み出しを行うこととなる。

【0035】なお、垂直同期期間及び水平同期期間は、 CCDイメージセンサの画素数やフレーム速度によって それぞれ異なる。そのため、上記の各タイミングは、C CDイメージセンサの仕様に応じて、直直設定されることとなる。

【1)036】つぎに、アナログ信号処理回路5内のクランプ回路について説明する。

【0037】クランプ回路は、フォトセンサの特性によって生じてしまうDCオフセット調整を除去して、画像信号の黒レベルを一定に調整する回路である。

io 【りり38】一般に、CCDイメージセンサは、2次元

配列されたフォトセンサのうちの周縁部分のフォトセン サに対しては入射光が照射されないように、これらの領 域のフォトセンサが遮光されている。この部分を一般に オプティカルブラック領域と呼んでいる。このオプティ カルブラック領域のフォトセンサから出力される画素出 力値は、入射光が照射されないので、黒レベルとなる。 クランプ回路では、このオプティカルブラック領域の画 素出力を検出し、その検出出力を基準値と比較して、差 分を求める。そして、クランブ回路では、CCDイメー ジセンサから出力された画像信号に対してこの差分値を 10 ック構成図を示す。 減算して出力することによって、CCDイメージセンサ から出力された画像信号からDCオフセット成分を除去 して、黒レベルが以後の信号処理上で必要となる基準の 黒レベルに調整している。

į

ı

【0039】タイミング信号発生器10では、このオブ ティカルブラック領域の画素位置を示すタイミングを示 す信号として、クランプバルスCPOBを生成してい る。クランプ回路では、このクランブパルスCPOBの タイミングでオプティカルブラック領域の画素出力を検 出している。

【0040】図3に、クランプ回路の具体的な回路構成 例を示す。

【0041】クランプ回路は、例えば、図3に示すよう に、オフセット減算部21と、サンプルホールド (S/ H) 部22と、差分検出部23とを備えて構成される。 【0042】オフセット減算部21には、CCDイメー ジセンサからの画像信号と、後段の差分検出部23から のオフセット電圧Vokggg が入力される。オフセ ット減算部21は、CCDイメージセンサから供給され して出力する。

【0043】サンプルホールド部22は、オフセット減 算部21からの出力電圧値を、クランプパルスCPOB で示されたタイミングでサンブルし、その出力電圧値を 例えばコンデンサで保持する。従って、このサンブルホ ールド部22からは、CCDイメージセンサにより検出 された実際の黒レベルの電圧値Vョレスck が出力され

【りり44】差分検出部23は、黒レベル電圧値V выдск と、後段の信号処理で必要となる基準の黒レ 40 クの領域、図8にSXGAのオプティカルブラックの領 ベル値を示す基準値VRBFとが入力される。差分検出 部23は、黒レベル電圧値Vεικοκから基準値V *

*RFFを減算して、CCDイメージセンサから出力され た画像信号のDCオフセット量を示すオフセット電圧V o F F B B T を算出する。

【0045】以上のような構成によりクランプ回路は、 黒レベルを一定に調整された画像信号を出力することが できる。

【0046】つぎに、本発明の実施の形態のタイミング 信号発生器10について説明をする。

【0047】図4に、タイミング信号発生器10のプロ

【0048】タイミング信号発生器10は、基準クロッ ク生成部31と、水平転送パルス生成部32と、パルス 生成用カウンタ33と、HD/VDパルスデコーダ34 と、SYNCパルスデコーダ35と、SGパルスデコー ダ36と、SUBパルスデコーダ37と、CPOBパル スデコーダ38と、垂直転送パルスデコーダ39と、H 転送停止パルスデコーダ40と、CCD画素別参照テー ブル41と、CCD設定部42と、ドライバ部43とを 備えて構成される。

20 【0049】とのタイミング信号発生器10には、外部 からマスタクロックMCKが入力される。このマスタク ロックMCKは、CCDイメージセンサの画素サイズや フレーム速度等に応じて設定され、使用されるCCDイ メージセンサの仕様によってその周波数が異なる。本実 施の形態では、マスタークロックMCKは、水平駆動周 波数(水平転送バルスH1、H2の周波数)の2倍に設 定される。

【0050】とこで、このタイミング信号発生器10に 適用可能なVGA、SVGA、XGA、SXGAに対応 た画像信号から、オフセット電圧 V_{0FFSS} を減算 30 したCCD イメージセンサの仕様の一例を以下に示す。 【0051】なお、以下に示しているオプティカルブラ ックの"前x画素""後y画素"とは、2次元配列した 際における読み出し順序で、先に読み出されるフォトセ ンサの螠部位置を"前"画素とし、読み出し順序で後に 読み出されるフォトセンサの端部位置を"後"としてい る。また、有効画素数とオプティカルブラックとを加算 したものが絵画素数である。また、図5にVGAのオブ ティカルブラックの領域、図6にSVGAのオプティカ ルブラックの領域、図7にXGAのオプティカルブラッ 域を、それぞれ示す。

[0052]

---VGA

:659 (H) ×494 (V) 有効画素数 :692 (H) ×504 (V) 総画素数

オプティカルブラック:水平方向 前2画素 後31画素

:垂直方向 前8画素 後 2画素

水平駆動周波数 : 12. 27MHz

---SVGA

有効画素数 : 782 (H) ×582 (V) 11

:823 (H) ×592 (V) 総画素数 オプティカルブラック:水平方向 前3画素 後38画素

:垂直方向 前8画素 後 2画素

水平駆動周波数 : 14. 75MHz

---XGA

有効画素数 : 1034 (H) ×779 (V) 総画素数 : 1077 (H) ×788 (V) オプティカルブラック:水平方向 前3画素 後40画素

:垂直方向 前7画素 後 2画素

水平駆動周波数 : 15MHz

---SXGA

有効画素数 : 1392 (H) ×1040 (V) 総画素数 : 1434 (H) ×1050 (V) オブティカルブラック:水平方向 前2画素 後40画素 :垂直方向 前8画素 後 2画素

水平駆動周波数 :14.318MHz.

【0053】墓準クロック生成部31には、マスターク ロックMCKが入力される。基準クロック生成部31 は、マスタクロックMCKに基づき、図9に示すよう な、基本クロックCし、リセットゲートパルスRG、相 20 わち、水平転送パルスH1、H2は、一方のパルスが基 関二重サンプリングパルスSHP、SHDを生成する。 基本クロックCしは、マスタクロックMCKを2倍に分 周したパルス信号である。この基本クロックCLの周波 数は、水平駆動周波数となる。リセットゲートバルスR Gは、パルス幅がマスタクロックMCKの半周期分で、 その発生周期が基本クロックと同一の信号である。相関 二重サンプリングパルスSHP、SHDも、パルス幅が マスタクロックMCKの半周期分で、その発生周期が基 本クロックと同一の信号である。なお、SHPとSHD とは、その発生タイミングが半周期分位相がずれてお り、また、リセットゲートバルスRGに対してもそれぞ れ1/4周期分位相がずれている。

【0054】リセットゲートパルスRGは、ドライパ部 43を介して、CCDイメージセンサ3のリセットゲー ト15に供給される。また、相関二重サンプリングバル スSHP、SHDは、ドライバ部43を介して、CDS 回路4に供給される。

【0055】このように、タイミング信号発生器10 は、基本クロックCLに対して、リセットゲートパルス 生することによって、1画素分の画素データの転送出力 に対して、位相が異なる2回のサンプリングを行い、相 関二重サンプリングを行うことができる。

【0056】なお、これらのリセットゲートパルスR G、基本クロックCL、祖関二重サンプリングパルスS HP、SHDは、マスタクロックMCKの位相に対して 一義的に設定されるものであるので、CCDイメージセ ンサの種類に応じて発生タイミングを変更する必要はな

【0057】水平転送パルス生成部32は、基本クロッ 50 づき、同期信号SYNCを生成する。SYNCパルスデ

クCしに基づき、位相が半周期ずれた2つの水平転送バ ルスH1,H2を生成する。水平転送パルスH1、H2 は、基本クロックCLと同一の周期の信号である。すな 本クロックCLと同一の信号で、他方のパルスが基本ク ロックCLと反転した信号となる。なお、この水平転送 パルスは、後述する日転送停止パルスデコーダ40によ って、外部への出力及び停止が制御される。

【0058】パルス生成用カウンタ33は、水平転送パ ルス生成部32から出力された基本クロックCLをカウ ントする。基本クロックCLのカウント値は、HD/V Dバルスデコーダ3 4から出力される水平同期バルスH Dの開始エッジでリセットされる。また、HD/VDパ 30 ルスデコーダ34から出力される水平同期パルスHDも カウントする。この水平同期パルスHDのカウント値 は、HD/VDバルスデコーダ34から出力される垂直 同期バルスVDの開始エッジでリセットされる。バルス 生成用カウンタ33は、基本クロックCLのカウント値 及び水平同期パルスHDのカウント値の両者を、カウン ト値CNTとして出力する。

【0059】HD/VDバルスデコーダ34は、バルス 生成用カウンタ33から出力されたカウント値CNTに 基づき、垂直同期パルスVD及び水平同期パルスHDを RG 相関二重サンプリングパルスSHP、SHDを発 40 生成する。HD/VDパルスデコーダ34は、CCD設 定部42に格納されているパルスの立ち上がりエッジ及 び立ち下がりエッジの設定値を参照し、この設定値とカ ウント値CNTとが一致したときに、各パルスの立ち上 がり及び立ち下がりを制御する。 HD/VDパルスデコ ーダ34から出力される垂直同期パルスVD及び水平同 期パルスHDは、ドライバ部43を介してアナログ信号 処理回路5やデジタル信号処理回路7等に供給される。 【0060】SYNCバルスデコーダ35は、バルス生 成用カウンタ33から出力されたカウント値CNTに基

コーダ35は、CCD設定部42に格納されているパル スの立ち上がりエッジ及び立ち下がりエッジの設定値を 参照し、この設定値とカウント値CNTとが一致したと きに、同期信号SYNCの立ち上がり及び立ち下がりを 制御する。SYNCパルスデコーダ35から出力される 同期信号SYNCは、ドライバ部43を介してアナログ 信号処理回路5やデジタル信号処理回路等に供給され

13

【0061】SGパルスデコーダ36は、パルス生成用 カウンタ33から出力されたカウント値CNTに基づ き、電荷読み出しパルスSGを生成する。SGパルスデ コーダ36は、CCD設定部42に铬納されているパル スの立ち上がりエッジ及び立ち下がりエッジの設定値を 参照し、この設定値とカウント値CNTとが一致したと きに、電荷読み出しパルスSGの立ち上がり及び立ち下 がりを制御する。SGパルスデコーダ36から出力され る電荷読み出しパルスSGは、ドライバ部43を介して CCDイメージセンサ3に供給される。

【0062】SUBパルスデコーダ37は、パルス生成 用カウンタ33から出力されたカウント値CNTに基づ 20 設定される。 き、電荷掃き捨てパルスSUBを生成する。SYNCパ ルスデコーダ35は、CCD設定部42に格納されてい るパルスの立ち上がりエッジ及び立ち下がりエッジの設 定値を参照し、この設定値とカウント値CNTとが一致 したときに、電荷読み出しパルスSGの立ち上がり及び 立ち下がりを制御する。SUBパルスデコーダ37から 出力される電荷掃き捨てバルスSUBは、ドライバ部4 3を介してCCDイメージセンサ3に供給される。

【0063】CPOBパルスデコーダ38は、パルス生 成用カウンタ33から出力されたカウント値CNTに基 づき、クランプバルスCPOBを生成する。CPOBパ ルスデコーダ38は、CCD設定部42に格納されてい るパルスの立ち上がりエッジ及び立ち下がりエッジの設 定値を参照し、この設定値とカウント値CNTとが一致 したときに、クランプパルスCPOBの立ち上がり及び 立ち下がりを制御する。CPOBパルスデコーダ38か ち出力されるクランプパルスCPOBは、ドライバ部4 3を介してアナログ処理回路5内のクランプ回路に供給 される。

成用カウンタ33から出力されたカウント値CNTに基 づき、垂直転送パルスV1~V3を生成する。SGパル スデコーダ36は、CCD設定部42に格納されている パルスの立ち上がりエッジ及び立ち下がりエッジの設定 値を参照し、この設定値とカウント値CNTとが一致し たときに、各垂直転送パルスV 1~V 3の立ち上がり及 び立ち下がりを制御する。垂直転送パルスデコーダ39 から出力される垂直転送バルスV1~V3は、ドライバ 部43を介してCCDイメージセンサ3に供給される。

生成用カウンタ33から出力されたカウント値CNTに 基づき、水平転送パルス生成部32から出力される水平 転送パルスH1、H2の出力タイミング及び停止タイミ ングを制御する。H転送停止パルスデコーダ40は、C CD設定部42に格納されている出力開始タイミング及 び出力停止タイミングの設定値を参照し、この設定値と カウント値CNTとが一致したときに、水平転送パルス 生成部32からCCDイメージセンサ3への水平転送パ ルスH1, H2の出力タイミングを制御する。

【0066】CCD画素別参照テーブル41には、本タ イミング信号発生器10が適用可能なCCDイメージセ ンサの種類毎に、上記の各デコーダが参照するためのそ れぞれ異なる値の設定値が各納されている。ここでは、 VGA、SVGA、XGA、SXGAの各画素サイズに 対応した設定値が、それぞれ格納されている。いずれの 種類の設定値を各デコーダに供給するかは、ユーザによ りCCD設定部42を介して切り換え設定がされる。す なわち、本タイミング信号発生器10をデジタルカメラ 装置に組み込む際に、ユーザにより画素サイズの種別が

【りり67】ととで、CCD画素別参照テーブル41に は、電荷読み出しパルスSGの開始エッジ、並びに、ク ランプバルスCPOBの開始エッジ及び終了エッジが、 VGA、SVGA、XGA、SXGAの種類に関わら ず、共通のタイミングとなるように設定がされている。 【りり68】まず、電荷読み出しパルスSGは、フォト センサ11から垂直転送レジスタ12へ電荷を転送する タイミングであるので、1フレームに一回発生されるこ ととなる。すなわち、垂直同期パルスVDに対して一定 30 期間後に一回発生されればよい。従って、本タイミング 信号発生器10では、図10に示すように、全ての種類 のCCDイメージセンサに対して、垂直同期パルスVD の立ち下がりエッジ (開始エッジ) から4 水平ライン 目、つまり、水平同期パルスHDが4カウントとなった ときに、電荷読み出しパルスSGが発生するように、C CD画素別参照テーブル41に格納する設定値を共通化 している。なお、図10中、信号を示すアルファベット の先頭に "X" を示している場合には、ローで動作をす ることを示す反転パルスを意味している。以下の図12 【0064】垂直転送パルスデコーダ39は、パルス生 40 以降も同様である。また、水平同期パルスHD及び垂直 同期パルスVDも、立ち下がりエッジでその開始位置を 示している。

【0069】また、電荷読み出しパルスSGが発生され る水平ライン内においても、電荷読み出しパルスSGの 開始エッジ(立ち下がりエッジ)のタイミングを示す設 定値が共通化されている。 本タイミング信号発生器 1() では、全ての種類のCCDイメージセンサに対して、水 平同期パルスHDの立ち下がりエッジ(開始エッジ)か ら、基本クロックCLのカウント数が187カウント目 【0065】H転送停止バルスデコーダ40は、バルス 50 に、電荷読み出しバルスSGの開始エッジが発生するよ 15

うに、設定値が共通化されている。

÷

【0070】なお、この電荷読み出しパルスSGの発生 タイミングは、垂直転送パルスV1~V3との発生位相 と関連するため、各CCDイメージセンサの種類毎にこ れらの垂直転送バルスV1~V3の設定も調整されてい

【0071】例えば、VGAの場合には、図11に示す ように、電荷読み出しパルスSGが発生している間(立 ち下がりエッジから立ち上がりエッジの間)、バルスV 場合にもVGAと同様に、図12に示すように、電荷読 み出しパルスSGが発生している間(立ち下がりエッジ から立ち上がりエッジの間)、パルスV3がLowとな るように設定される。また、XGAの場合には、図13 に示すように、電荷読み出しパルスSGが発生している 間(立ち下がりエッジから立ち上がりエッジの間)に、 パルスV1がLowからHighに変換するように設定 される。また、SXGAの場合にもXGAと同様に、図 1.4に示すように、電荷読み出しパルスSGが発生して いる間(立ち下がりエッジから立ち上がりエッジの間) に、バルスV1がLowからHighに変換するように 設定される。なお、図11~図14に示す各信号の各時 間に付けられている数字は、水平同期パルスHDの立ち 下がりエッジからの基本クロックCLのカウント値を示 している。すなわち、この数字に示す値が具体的な設定 値としてCCD画素別参照テーブル41に設定されるこ ととなる。

【0072】また、タイミング信号発生器10では、各 水平ラインの端部のオプティカルブラック領域を、クラ ンプバルスCPOBのタイミングとして出力している。 特に、タイミング信号発生器10では、水平ラインの読 み出し方向の最後の部分に位置するオプティカルブラッ ク領域を出力している。この領域は、図11~図14に 示すように、水平同期パルスHDの開始エッジから、次 の垂直転送パルスVI~V3の発生開始前までに、出力 ドライバ14から出力されることとなる。

【0073】具体的に、VGA、SVGA、XGA、S XGAの各画素サイズのCCDのオプティカルブラック は、図15に示すようなタイミングで出力されることと

【0074】すなわち、VGAでは、オプティカルブラ ック領域が、水平同期パルスHDの立ち下がりエッジ後 の4 ピット目から開始し、35 ピット目で終了する。S VGAでは、オプティカルブラック領域が、水平同期パ ルスHDの立ち下がりエッジ後の6ビット目で開始し、 44ビット目で終了する。XGAでは、オプティカルブ ラック領域が、水平同期パルスHDの立ち下がりエッジ 後の6ビット目で開始し、46ビット目で終了する。\$ XGAでは、オプティカルブラック領域が、水平同期パ ルスHDの立ち下がりエッジ後の16ピット目で開始

し、56ビット目で終了する。

【りり75】このような各画素サイズのCCDイメージ センサに対して、CCD画素別参照テーブル41には、 クランプパルスCPOBの開始エッジから終了エッジま での期間が、すべての画素サイズのCCDイメージセン サがオプティカルブラック領域となるタイミングに、設 定されている。

【りり76】すなわち、クランプパルスCPOBは、オ プティカルブラック領域が開始される位置が最も遅いS 3がLowとなるように設定される。また、SVGAの 10 XGAのタイミングに開始エッジが設定され、オプティ カルプラック領域が終了される位置が最も早いVGAの タイミングに終了エッジが設定されている。具体的に は、クランプバルスCPOBの開始エッジは水平同期パ ルスHDの立ち下がりエッジから16ビット目に設定さ れ、終了エッジは水平同期パルスHDの立ち下がりエッ ジから35ビット目に設定されている。

> 【りり77】とのようにクランプパルスCPOBを設定 することによって、各画素サイズのCCDイメージセン サ毎に異なる値を設定せずに、共通の設定値を用いるこ 20 と可能となる。

【()()78】以上のように本発明の実施の形態のタイミ ング信号発生器10では、CCD画素別参照テーブル4 1に予め設定された設定値と基本クロックCLのカウン ト値とに基づき、発生する各種のタイミング信号を制御 している。さらに、タイミング信号発生器10では、C CDイメージセンサの種類毎に設定値をそれぞれ格納し ておき、制御対象となるCCDイメージセンサの種類に 応じて応じてその設定値を切り換えている。

【0079】このため、タイミング信号発生器10で 30 は、画素数の異なる複数種類のCCDイメージセンサに 対して各種タイミング信号を供給することができ、ま た、各種類のCCDイメージセンサへの対応を容易に行 うことができる。

【0080】また、タイミング信号発生器10では、ク ランプパルスCPOBの開始エッジ及び終了位エッジの タイミングを示す設定値、並びに、電荷読み出しパルス SGの開始エッジのタイミングを示す設定値を、CCD イメージセンサの種類に関わらず、同一の値で設定して いる。

【0081】そのため、タイミング信号発生器10で は、回路規模を削減することができ、低消費電力化を図 ることができる。

[0082]

【発明の効果】本発明にかかるタイミング信号発生装置 では、予め設定された設定値と基本クロックのカウント 値とに基づき各種タイミング信号が制御され、さらに、 このカウント値が制御対象となる固体撮像装置の種類に 応じて応じて切り換え設定される。

【0083】そのため、本発明にかかるタイミング信号 50 発生装置では、画素数の異なる複数種類の固体操像素子

に対して各種タイミング信号を供給することができ、また、各種類の固体撮像素子への対応を容易に行うことができる。

【0084】また、本発明にかかるタイミング信号発生 装置では、クランプパルスの開始エッジ及び終了位エッジのタイミングを示すカウント値、並びに、電荷読み出 しバルスの開始エッジのタイミングを示すカウント値 が、固体撮像素子の種類に関わらず、同一の値で設定されている。

【0085】そのため、本発明にかかるタイミング信号 発生装置では、回路規模を削減することができ、低消費 電力化を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態のタイミング信号発生器が 適用されるデジタルカメラ装置のブロック構成図であ ス

【図2】CCDイメージセンサの構成を説明するための 図である。

【図3】クランプ回路の回路構成例を説明するための図である。

【図4】 本発明の実施の形態のタイミング信号発生器の プロック構成図である。

【図5】VGAに対応したCCDイメージセンサのオプティカルブラック領域を説明するための図である。

【図6】SVGAに対応したCCDイメージセンサのオプティカルブラック領域を説明するための図である。

【図7】XGAに対応したCCDイメージセンサのオブ*

*ティカルブラック領域を説明するための図である。

【図8】SXGAに対応したCCDイメージセンサのオプティカルブラック領域を説明するための図である。

【図9】マスタクロック、基本クロック、リセットゲートバルス、相関二重サンプリングパルスの発生タイミングを示すタイミングチャートである。

【図 1 0 】電荷読み出しバルスの垂直方向の発生タイミングを示すタイミングチャートである。

【図11】 VGAに対応したCCDイメージセンサに対する電荷読み出しパルスの水平方向の発生タイミングを 示すタイミングチャートである。

【図12】SVGAに対応したCCDイメージセンサに 対する電筒読み出しパルスの水平方向の発生タイミング を示すタイミングチャートである。


【図13】XGAに対応したCCDイメージセンサに対 する電荷読み出しパルスの水平方向の発生タイミングを 示すタイミングチャートである。


【図14】SXGAに対応したCCDイメージセンサに 対する電荷読み出しパルスの水平方向の発生タイミング を示すタイミングチャートである。


【図 1 5 】 クランプパルスの発生タイミングを示すタイ ミングチャートである。

【符号の説明】


3 CCDイメージセンサ 4 CDS回路、5 アナログ信号処理回路、6アナログ/デジタル変換回路、7 デジタル信号処理回路、10 タイミング信号発生器











SHP











(14)

[図15]

